一、描述你遇到的问题
请详细描述问题
二、你具体做的所有步骤结果截图
请插入图片
三、当前开发板状态全景照片
请插入图片
四、开发板串口所有日志
请在此处粘贴串口日志
1 Answers
1、GPIO 引脚的上拉/下拉配置能力：
在《WS63V100 AT命令 使用指南_05.pdf》中，AT+SETIOMODE 命令的 参数用于设置引脚上下拉状态，其取值范围为 0~3，分别代表：
0：去使能
1：下拉
2：强上拉
3：上拉
该命令的参数 范围为 0~18，表明 GPIO_00 至 GPIO_18 这组引脚支持通过软件配置上拉或下拉。
2、特定引脚的限制：
在《WS63V100系列 Wi-Fi、BLE和SLE Combo芯片 硬件用户指南_06.pdf》的“1.2.2 管脚列表”和“1.2.3 PMU 控制信号”章节中，明确指出某些引脚有特殊限制：
GPIO_09 (PIN13) 和 GPIO_11 (PIN15) 的描述中注明：“管脚禁止加上拉电阻”。
这两个引脚是硬件配置字管脚（PIN13, PIN15），在“3.1.3 硬件初始化系统配置电路”中再次强调：“芯片保留的硬件配置字管脚 PIN5、13、15，硬件设计时相应管脚禁止加上拉电阻。”
这意味着，尽管软件命令 (AT+SETIOMODE) 理论上可以对所有 GPIO 进行配置，但硬件设计上，GPIO_09 和 GPIO_11 禁止外部添加上拉电阻。芯片内部可能仍有可配置的内部上拉/下拉，但外部电路必须遵守此约束，以免影响芯片上电初始化。
3、非 GPIO 功能引脚：
芯片还有许多非 GPIO 功能的引脚，如电源引脚（AVDD33_RF0、VBAT_IN等）、地引脚（GND）、晶振引脚（XIN、XOUT）、射频引脚（RFIO、RFI）以及专用的 UART、SPI 数据线等。
这些引脚不具有可配置的输入上拉/下拉功能，其电气特性由各自的功能定义决定（例如，UART0_RX 是输入，但上拉需求见下方注意事项）。
